討論:Verilog

由InternetArchiveBot在話題外部連結已修改上作出的最新留言:7 年前
優良條目Verilog因符合標準而獲列入優良條目。如有需要,請勇於更新頁面如條目不再達標可提出重新評選
條目里程碑
日期事項結果
2012年9月1日優良條目評選入選
2016年9月30日優良條目重審維持
當前狀態:優良條目
          本條目頁依照頁面評級標準評為優良級
本條目頁屬於下列維基專題範疇:
電腦和資訊科技專題 (獲評優良級極高重要度
本條目頁屬於電腦和資訊科技專題範疇,該專題旨在改善中文維基百科資訊科技相關條目類內容。如果您有意參與,請瀏覽專題主頁、參與討論,並完成相應的開放性任務。
 優良級優良  根據專題品質評級標準,本條目頁已評為優良級
 極高  根據專題重要度評級標準,本條目已評為極高重要度

網表

netlist 需要中譯名嗎? "網表" 好像不甚達意,"邏輯連線表" 不知如何?

優良條目評選

Verilog編輯 | 討論 | 歷史 | 連結 | 監視 | 日誌,分類:計算機信息 - 電子學,提名人:AlexHe34留言2012年8月25日 (六) 11:46 (UTC)回覆

投票期:2012年8月25日 (六) 11:46 (UTC) 至 2012年9月1日 (六) 11:46 (UTC)

可綜合代碼

建議論述代碼是否可綜合(synthesize)這個問題。Verilog語言有很多代碼寫出來是仿真用的,硬件根本不可能實現。

典型的如$display語句,如#5這樣的延遲語句,initial語句[1]等。 --Li3939108留言2012年11月3日 (六) 12:05 (UTC)回覆


好像提到了我沒注意到,當以上我沒說。。。--Li3939108留言2012年11月3日 (六) 12:11 (UTC)回覆

優良條目重審

Verilog編輯 | 討論 | 歷史 | 連結 | 監視 | 日誌,分類:,提名人:AndyHe829留言2016年9月23日 (五) 23:52 (UTC)回覆
投票期:2016年9月23日 (五) 23:52 (UTC) 至 2016年9月30日 (五) 23:52 (UTC)
(~)補充:條目來源若為失效的,建議他人也可以協助修正。但是,沒有任何一個合理的理由可以表示維基百科首頁不能放冷門條目,因此這個結果該說爭議還是冏呢...?--Z7504留言2016年9月30日 (五) 14:23 (UTC)回覆

11支持,1反對:符合標準--Z7504留言2016年10月1日 (六) 00:36 (UTC)回覆

參考

外部連結已修改

各位維基人:

我剛剛修改了Verilog中的4個外部連結,請大家仔細檢查我的編輯。如果您有疑問,或者需要讓機械人忽略某個連結甚至整個頁面,請訪問這個簡單的FAQ獲取更多信息。我進行了以下修改:

有關機械人修正錯誤的詳情請參閱FAQ。

祝編安。—InternetArchiveBot (報告軟件缺陷) 2017年6月8日 (四) 10:30 (UTC)回覆

返回 "Verilog" 頁面。