讨论:Verilog

InternetArchiveBot在话题“外部链接已修改”中的最新留言:7年前
优良条目Verilog因符合标准而获列入优良条目。如有需要,请勇于更新页面如条目不再达标可提出重新评选
条目里程碑
日期事项结果
2012年9月1日优良条目评选入选
2016年9月30日优良条目重审维持
当前状态:优良条目
          本条目页依照页面评级标准评为优良级
本条目页属于下列维基专题范畴:
电脑和信息技术专题 (获评优良级极高重要度
本条目页属于电脑和信息技术专题范畴,该专题旨在改善中文维基百科信息技术相关条目类内容。如果您有意参与,请浏览专题主页、参与讨论,并完成相应的开放性任务。
 优良级优良  根据专题质量评级标准,本条目页已评为优良级
 极高  根据专题重要度评级标准,本条目已评为极高重要度

网表

netlist 需要中译名吗? "网表" 好像不甚达意,"逻辑连线表" 不知如何?

优良条目评选

Verilog编辑 | 讨论 | 历史 | 链接 | 监视 | 日志,分类:计算机信息 - 电子学,提名人:AlexHe34留言2012年8月25日 (六) 11:46 (UTC)回复

投票期:2012年8月25日 (六) 11:46 (UTC) 至 2012年9月1日 (六) 11:46 (UTC)

可综合代码

建议论述代码是否可综合(synthesize)这个问题。Verilog语言有很多代码写出来是仿真用的,硬件根本不可能实现。

典型的如$display语句,如#5这样的延迟语句,initial语句[1]等。 --Li3939108留言2012年11月3日 (六) 12:05 (UTC)回复


好像提到了我没注意到,当以上我没说。。。--Li3939108留言2012年11月3日 (六) 12:11 (UTC)回复

优良条目重审

Verilog编辑 | 讨论 | 历史 | 链接 | 监视 | 日志,分类:,提名人:AndyHe829留言2016年9月23日 (五) 23:52 (UTC)回复
投票期:2016年9月23日 (五) 23:52 (UTC) 至 2016年9月30日 (五) 23:52 (UTC)
(~)补充:条目来源若为失效的,建议他人也可以协助修正。但是,没有任何一个合理的理由可以表示维基百科首页不能放冷门条目,因此这个结果该说争议还是冏呢...?--Z7504留言2016年9月30日 (五) 14:23 (UTC)回复

11支持,1反对:符合标准--Z7504留言2016年10月1日 (六) 00:36 (UTC)回复

参考

外部链接已修改

各位维基人:

我刚刚修改了Verilog中的4个外部链接,请大家仔细检查我的编辑。如果您有疑问,或者需要让机器人忽略某个链接甚至整个页面,请访问这个简单的FAQ获取更多信息。我进行了以下修改:

有关机器人修正错误的详情请参阅FAQ。

祝编安。—InternetArchiveBot (报告软件缺陷) 2017年6月8日 (四) 10:30 (UTC)回复

返回到“Verilog”页面。