ARM Cortex-A510

ARM Cortex-A510是一个基于ARMv964位指令集架构设计的中央处理器以及ARM内核。由安谋控股旗下剑桥设计中心的剑桥团队设计。

ARM Cortex-A510

产品化	2021
设计团队	安谋控股
指令集架构	ARMv9-A
HyperTransport速率	2.02 GT/s 至 unit= unit= GT/s
上代产品	ARM Cortex-A55
继任产品	ARM Cortex-A520

设计

ARM Cortex-A510与前一代ARM Cortex-A55相比，性能提升35%，能效比提高20%以及3x机器学习性能。对比前一代ARMCortex-A55的两条解码流水线，ARM Cortex-A510升级到三条，不再支持Aarch32。三条前端以及后端拥有3个ALU。