GS464E
此條目需要精通或熟悉相關主題的編者參與及協助編輯。 |
龍芯 GS464E 微架構是龍芯中科的微架構，是上一代龍芯 GS464 微架構的繼承者。GS464E微架構為龍芯3A/B2000、龍芯3A/B3000所使用的微架構，兩者分別用 40nm 和 28nm 工藝製造。龍芯中科於2015年8月18日正式發佈使用該微架構的處理器。[1][2][3][4]
| 推出年份 | 2015年8月18日 |
|---|---|
| 推出公司 | 龍芯中科 |
| 設計團隊 | 龍芯中科總部 |
| 生產商 | |
| 指令集架構 | LoongISA1.0 |
| 製作工藝/製程 | 40nm 至 28nm |
| 核心數量 | 4個 |
| 一級快取 | 128KiB（每核心）（64KiB指令+64KiB數據） |
| 二級快取 | 256KiB（每核心）（受害者快取） |
| 三級快取 | 最多8MiB（共用） |
| CPU主頻範圍 | 0.8 GHz 至 1.5 GHz |
| 封裝 | |
| 應用平台 | 桌上電腦、筆記本、工作站、伺服器等 |
| 使用的處理器型號 | |
| 上代產品 | GS464微架構 |
| 繼任產品 | GS464V微架構 |
架構設計
架構設計特點如下：
- MIPS64 相容，支援龍芯擴充指令集LoongISA1.0；
- 四發射超純量結構，兩個算術邏輯單元(ALU)、兩個浮點運算器(FPU)、兩個地址生成單元（AGU）；
- 每個浮點部件都支援全流水 64 位/雙 32 位浮點乘加運算；
- 訪存部件支援 128 位儲存訪問，虛地址為 64 位，實體位址為 48 位；
- 支援暫存器重新命名、動態排程、轉移預測等亂序執行技術；
- 64 項全相聯外加 8 路組相連 1024 項，共計 1088 項 TLB，64 項指令 TLB,可變頁大小；
- 指令第一級快取和資料第一級快取大小各為 64KB,4 路組相聯；
- 受害者快取作為私有二級 Cache，大小為 256KB,16 路組相連；
- 支援 Non-blocking 訪問及 Load-Speculation 等訪存最佳化技術；
- 支援快取一致性協定，可用於片內多核處理器；
- 指令快取實現奇偶校驗，數據快取實現 ECC 校驗；
- 支援標準的 EJTAG 除錯標準，方便軟硬件除錯；
- 標準的 128 位 AXI 介面。
參考文獻
- ^ 梁辰. 龙芯发布新一代处理器 并将进行生态建设_科技_腾讯网. tech.qq.com. [2019-11-17]. （原始內容存檔於2019-11-10）.
- ^ 上方文Q. 自主指令集！龙芯新架构四核登场：生态丰富. m.mydrivers.com. [2019-11-17]. （原始內容存檔於2019-11-10）.
- ^ 孫武. 龙芯发布新一代四核CPU：自主指令集来了. www.guancha.cn. [2019-11-30]. （原始內容存檔於2020-02-04）.
- ^ 中国芯暗流涌动，龙芯、飞腾他们都在走什么样的路？. digi.163.com. 2015-10-22 [2019-11-30]. （原始內容存檔於2020-02-04）.
