柴可拉斯基法

柴可拉斯基法(英語:Czochralski process),簡稱柴氏法,又稱直拉法提拉法,是一種用來獲取半導體(如砷化鎵等)、金屬(如等)、鹽、合成寶石單晶材料的晶體生長方法。這個方法得名於波蘭科學家揚·柴可拉斯基,他在1916年研究金屬的結晶速率時,發明了這種方法。後來,演變為鋼鐵工廠的標準製程之一。

柴氏法示意圖(從左到右)
步驟一:多晶矽和摻雜物的熔化
步驟二:向熔融物中放入晶種
步驟三:晶體開始生長
步驟四:緩慢向上提拉棒,同時棒與下面的坩堝之間以反方向旋轉
步驟五:單晶矽生長完成
矽晶棒,用於生產矽晶圓.
完成拋光的矽晶圓

直拉法最重要的應用是晶晶棒單晶的生長。其他的半導體,例如砷化鎵,也可以利用直拉法進行生長,也有一些其他方法(如布里奇曼-史托巴格法)可以獲得更低的晶體缺陷密度。

矽的直拉法生長

 
圖中所示為一個通過柴氏法生長單晶矽的提拉棒,其末端(左端)為晶種。

高純度的半導體級多晶矽在一個坩堝(通常是由石英製成)中被加熱至熔融狀態。諸如原子和原子的雜質原子可以精確定量地被摻入熔融的矽中,這樣就可以使矽變為P型或N型矽。這個摻雜過程將改變矽的電學性質。將晶種(或稱「籽晶」)置於一根精確定向的棒的末端,並使末端浸入熔融狀態的矽。然後,將棒緩慢地向上提拉,同時進行旋轉。如果對棒的溫度梯度、提拉速率、旋轉速率進行精確控制,那麼就可以在棒的末端得到一根較大的、圓柱體狀的單晶晶錠。通過研究晶體生長中溫度、速度的影響,可以儘量避免不必要的結果。[1]上述過程通常在填充惰性氣體(例如)的環境中進行,並採用坩堝這種由較穩定的化學材料製成的反應室。

晶體的尺寸

為了提高半導體工業的生產效率,常常按一定標準規格來生產晶圓。早期的晶棒較小,直徑通常只有幾英寸。隨著技術的進步,高端的製造一起開始使用200毫米甚至300毫米直徑的晶圓。要準確地製造這樣尺寸的晶圓,必須嚴格控制工作溫度、旋轉速度以及晶種棒的提拉速度。用於切割成晶圓的晶錠長達2米,重達幾百千克。更大的晶圓可以進一步提升製造效率,這是因為利用單個晶圓能夠製造出更多的晶片。這也是人們不斷嘗試增大矽晶圓尺寸的原因。現在,半導體工業界正在挑戰450毫米級別的晶圓,計劃在2012年投產。[2]矽晶圓的典型厚度在0.2至0.75毫米之間,通過拋光技術可以使表面更加平滑,這樣更適合製造積體電路。此外,通過刻出特定的紋路,晶圓還可以用來製造太陽能電池

在柴氏法中,工作腔(坩堝)被加熱到大約1500攝氏度,這將使矽(熔點:1414攝氏度)熔化。當矽完全熔化時,末端裝有晶種的棒被緩慢地下放到熔融狀態的矽中。棒以逆時針方向旋轉,坩堝以順時針方向旋轉。隨後,旋轉的棒被極慢地向上提升,這樣,近似圓柱體狀的矽晶棒就能在下方形成。通過繼續提拉,晶棒的長度可以達到1至2米,這取決於坩堝中熔融狀態矽的數量。

在矽熔化前,可以向坩堝中添加硼、磷等材料,這樣,拉制出的矽棒就具有與純矽不同的電學性質。上述添加的材料被稱為「雜質」,對應工藝過程被稱為「摻雜」,得到的材料被稱為「雜質半導體」。如果半導體材料不是矽,而是其他化合物(如砷化鎵),同樣可以使用直拉法來製備單晶材料。

通過上述直拉工藝製備的單晶矽是製造大積體電路的基礎材料,被用於計算機、電視機、行動電話和其他各種電子設備中。[3]

其他雜質的引入

使用直拉法工藝製備單晶矽時,常用石英(主要成分為二氧化矽)坩堝作為器皿。這樣做的一個不可避免的結果,就是器皿本身因為高溫加熱,將發生熱分解,導致熔融狀態中混入,其濃度的典型數量級為1018cm-3。氧雜質將帶來一些好處。嚴格的退火工藝可以使氧沉澱下來。這些氧可以俘獲半導體材料中不必要的過渡金屬。除此之外,氧雜質還能夠改善矽晶圓的機械強度,因為它能夠固定制備流程中被引入的位錯。1990年代,高濃度氧被發現能夠在矽材料粒子探測器(例如歐洲核子研究組織中的大型強子對撞機項目)中用於輻射加固。[4][5]因此,用這樣的矽製成的輻射探測器,是將來進行高能粒子實驗的理想設備。[6][7]在後期的退火過程中,矽中的氧雜質也能俘獲其他不必要的雜質。[8]

然而,氧雜質能夠在光照環境中與硼發生反應,這與太陽能電池的情況類似。這將形成電活躍的硼-氧絡合物。[9]

雜質引入情況的數學描述

通過考慮偏析係數,可以獲得固態晶體中的雜質濃度。[10]

 :偏析係數
 :初始體積
 :雜質的初始數量
 :熔融物中雜質的初始濃度
 :熔融物的體積
 :熔融物中雜質的數量
 :熔融物中雜質的濃度
 :固態晶體的體積
 : 固態晶體中雜質的濃度

在晶體生長的過程中,熔融物的體積 被凍結,熔融物中的雜質被移除。

 
 
 
 
 
 
 
 

參考文獻

  1. ^ J. Aleksic et al., Ann. of NY Academy of Sci. 972 (2002) 158.
  2. ^ Intel, Samsung, TSMC Reach Agreement for 450mm Wafer Manufacturing Transition. Physorg.com. 2008-05-06 [2011-12-06]. (原始內容存檔於2011-06-06). 
  3. ^ Czochralski Crystal Growth Method. Bbc.co.uk. 2003-01-30 [2011-12-06]. (原始內容存檔於2010-11-26). 
  4. ^ Li, Z.; Kraner, H.W.; Verbitskaya, E.; Eremin, V.; Ivanov, A.; Rattaggi, M.; Rancoita, P.G.; Rubinelli, F.A.; Fonash, S.J. Investigation of the oxygen-vacancy (A-center) defect complex profile in neutron irradiated high resistivity silicon junction particle detectors. IEEE Transactions on Nuclear Science. 1992, 39 (6): 1730. Bibcode:1992ITNS...39.1730L. doi:10.1109/23.211360. 
  5. ^ Lindström, G. Radiation hard silicon detectors—developments by the RD48 (ROSE) collaboration. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. 2001, 466 (2): 308. Bibcode:2001NIMPA.466..308L. doi:10.1016/S0168-9002(01)00560-5. 
  6. ^ CERN RD50 Status Report 2004, CERN-LHCC-2004-031 and LHCC-RD-005 and cited literature therein
  7. ^ Harkonen, J; Tuovinen, E; Luukka, P; Tuominen, E; Li, Z; Ivanov, A; Verbitskaya, E; Eremin, V; Pirojenko, A. Particle detectors made of high-resistivity Czochralski silicon. Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. 2005, 541: 202. Bibcode:2005NIMPA.541..202H. doi:10.1016/j.nima.2005.01.057. 
  8. ^ Custer, J. S.; Polman, A.; Van Pinxteren, H. M. Erbium in crystal silicon: Segregation and trapping during solid phase epitaxy of amorphous silicon. Journal of Applied Physics. 1994, 75 (6): 2809. Bibcode:1994JAP....75.2809C. doi:10.1063/1.356173. 
  9. ^ Eikelboom, J.A., Jansen, M.J. Characteristion of PV modules of new generations; results of tests and simulations (PDF). Report ECN-C-00-067, 18. 2000 [2012-03-31]. (原始內容 (PDF)存檔於2012-04-24). 
  10. ^ James D. Plummer, Michael D. Deal, and Peter B. Griffin, Silicon VLSI Technology, Prentice Hall, 2000, ISBN 0-13-085037-3 pp. 126–27

相關條目

外部連結